1993年から高速のキャッシュSRAMのデバイスプロセスの開発を行っていました。

当時は高速化手法として、電流駆動能力を上げ、ノードの充放電速度を上げることがメインでした。

当時は0.5μmプロセスでしたが、設計者からの要求は0.5μmCMOSトランジスタの性能では達成できないスペック。
このため、歩留まり低下が起こらないように、全体のデザインは変えないでトランジスタだけ開発中の0.35μmプロセスのものに乗せ換え電流駆動能力を上げました。

次に、更なる高速化の要求。今度は一部にバイポーラトランジスタを入れました。

また、次のさらなる高速化の要求・・・・・