設計の方から更にMOSトランジスタの駆動能力を上げるように要求がありました。
簡単にはゲートを縮小すると駆動能力は上がります。
当時、MOSトランジスタのゲート長はホットキャリア劣化から寿命を推定してセンター値±〇〇％という規格でした。
製造現場では、まったく同じようにしたリソグラフィプロセス、エッチングプロセス条件下でもウェハ間や同一ウェハでも測定箇所が変わると寸法は変わります。
同一チップ内でどのようなことが起こっているか確認するためリソのエンジニアに頼んで、開発した実製品の同じチップ内のゲート長を測定してもらいました。
同一チップ内の近傍の数百個のトランジスタのゲート長を測ったところ、正規分布に近いようなゲート長バラツキのデータが取れました。
これは、ホットキャリアを考慮して設計した最小ゲート長よりもっと短いものがIC内に存在する確率が0でないことになります。
この後、リングオシレータを作り、これでトランジスタの寿命を見積もろうとしましたがACバイアスを仮定した見積もった結果とは異なり特性変動が起こるはずの加速試験でも特性変動はありませんでした。
この結果から、ゲート長ばらつきが正規分布と仮定し、ゲート長のセンター値を、各寸法での電流と頻度を掛けを積分した値がチップの許容消費電力以下になるように設定しました。この手法は1994年からの高速メモリのデバイス設計に適用しました。

今回はここまで。

いよいよ昨日8月6日より東北三大祭りのひとつと数えられる仙台七夕祭りが始まりました。

昨日は生憎のお天気でしたが、七夕が飾られているアーケードはたくさんの見物客でにぎわっておりました。

飾りは各企業や個店等にて作成され、その豪華さを競い各賞が発表されます。

色々と工夫を凝らした飾りを見比べるのも楽しさの一つです。

毎年開催は8月６，７，８日となります。是非とも仙台七夕祭りお越しください。

1993年から高速のキャッシュSRAMのデバイスプロセスの開発を行っていました。

当時は高速化手法として、電流駆動能力を上げ、ノードの充放電速度を上げることがメインでした。

当時は0.5μmプロセスでしたが、設計者からの要求は0.5μmCMOSトランジスタの性能では達成できないスペック。
このため、歩留まり低下が起こらないように、全体のデザインは変えないでトランジスタだけ開発中の0.35μmプロセスのものに乗せ換え電流駆動能力を上げました。

次に、更なる高速化の要求。今度は一部にバイポーラトランジスタを入れました。

また、次のさらなる高速化の要求・・・・・

毎日暑い日が続いておりますね。仙台も本日最高気温は35℃の予想が出ております。

そこで、本日は仙台で有名なデザート、お茶の井ヶ田さんの抹茶ソフトクリームを紹介します。

お茶屋さんだけあって、抹茶の味が濃厚でとても美味しいです。店舗によっては抹茶の濃さが5種類から選ぶことができます。

仙台にお越しの際は是非ともご賞味下さい♪

最近は8インチ以下の試作が増え、12インチラインのキャパに余裕が出てきております。

もし、12インチでSiインターポーザTEG試作のご要望がございましたら、是非ともご連絡下さい。

表面配線、TSV、RDL、バンプを12インチウェハにて製作可能です！

宮城県庁前に七夕飾りが登場しておりました！仙台の夏といえばこちらですね。今年の七夕祭りは8月6日（水）、7日（木）、8日（金）です。

弊社の情報はもちろん、仙台、宮城県等の紹介もこちらで発信していきたいと思いますので、皆様チェックして下さいね(*^-^*)