今回は、弊社の Au-Au 超微細マイクロバンプ接合技術 についてご紹介します (^-^)/

---------------------------------------------

(超微細ってどのくらい？？）

マイクロバンプの最小サイズは φ3.3 µm、
最小ピッチは 5.6 µm の実績があります。

（接合良品率は？？）
バンプサイズ φ3.3 µm、ピッチ 7.0 µm、バンプ数 17万 において、
接合評価で100%の良品率を確認しています。

また、バンプサイズ φ5.0 µm、ピッチ 8.0 µm、バンプ数 13.8万 において、
接合良品率99.9%を確認しています。

----------------------------------------

もし技術にご興味を持っていただけましたら、お気軽にお問い合わせください (^o^)/

2025年12月17日(水)～19日(金)に東京ビックサイトで開催されるセミコンジャパン2025に出展いたします。

また、12月19日11:30より西２ホールに併設されるオープンスペースTechSPOTに於いて2.5D/3D-ICについてのセミナー(無料)を行いますので、是非ともお越しください。

【内容】技術に加えて筆者がデバイス集積化技術開発を続けていく過程で、1990年代終わり頃になぜ3D-ICが必要と考えたか、その後今に至るまでの経緯についても言及し、今後どのような技術が必要になってくるかをプレゼンします。

本日はグランメッセ熊本で開催のCR2Pjオープンハウスに出展しております。

16時までの開催となりますので、お近くにいらっしゃる方は是非ともお立ち寄りください。

お待ちしております！

昨日は仙台市内では仙台クラシックフェスティバル（通称：せんくら）という秋のイベントが開催されておりました。こちらのイベントは2006年に誕生し、今年で19回目となるそうです。

関連企画として仙台地下鉄駅周辺でもミニコンサートが開催されており、大変すばらしい合唱に聴き惚れてしまいましたが、何やら見たことある方が？？

本日は可愛いお菓子をご紹介します。

山形県鶴岡市立 加茂水族館オリジナルのからから煎餅です。

三角形のお煎餅を割ると中から海にまつわるおもちゃが出てきます。

加茂水族館と言えばクラゲで有名ですが、世界各地の貴重なクラゲを展示する「クラネタリウム」は幻想的で大変美しいですよ。

是非とも機会がありましたら、訪れて頂きたい箇所です。（仙台にも来てくださいね。）

さてさて、中身のお菓子は・・。次回をお楽しみに(*^-^*)

9月に入っても残暑が続きますね。皆様体調はいかがでしょうか？疲れで食欲は落ちてないですか。

今日はそんな時に最適な料理を紹介します！（まったく弊社の技術とは関係ないですが）

お隣山形県の名物となりますが、「だし」という食べ物、皆さん聞いたことありますか？

最近メディアでも紹介されておりますが、調理は簡単。きゅうり、ナス（アクが出るので水にさらす）、ミョウガ等のお好みの野菜を細かく刻み、水にうるかした（北海道弁のようですね。標準語は浸すでしょうか？）写真のなっと昆布と混ぜ、だし醤油等で味をつけ、はい完成です！

このなっと昆布はなかなか仙台でも手に入りませんので、粘りの強いかごめ昆布等で代用頂くか、オクラや長芋などでネバネバを出しても良いかもしれません。

そのままはもちろん、豆腐の上にかけたり、ご飯にかけたり、食欲のない日でも食べられます。

是非ともお試し下さい！

1994年ころから、Si格子に歪を入れて電子やホールの移動度を上げMOSトランジスタの駆動能力を上げる方法が提案されました。このようにして1990年代後半は、超高速CMOSデバイスの研究が盛んにおこなわれました。
私はこの頃４M～１６Mの2次キャッシュメモリデバイスの開発を行っていました。チップサイズは長辺が1～2㎝程度でした。
設計チームでスピードのシミュレーションを行っていましたが、ある設計者がIO回路から一番離れたメモリセルはセルから一度PCBに落とし厚い銅配線でIOにデータを出したほうが、チップ内の配線を通すよりアクセススピードは速くなるという結果を出しました。
これは、トランジスタの駆動能力を上げて高速化を図ってきた私にはショックでした。また同時にIC中の細く長い配線で、如何にデータ転送が遅れるか実感しました。高速のキャッシュメモリといっても、チップサイズ(辺）が2㎝程度、これをCPUチップの横に隣り合わせにして置いても一番端のメモリセルとCPUの演算回路は2～3㎝離れます。これから、高速の演算をするにはメモリとプロセッサを如何に近づけること、幾何学的に考えると積層することが最も有効ということが分かり三次元積層構造に惹かれました。
ただ、この構造を実現させるためには、ハード、ソフトの面で新しい設計が必要で、とてもメモリデバイス開発の私には手が出なく、悶々と時を過ごすうちに、2000年に微細化が進み2次キャッシュはCPUチップに内蔵されようになり、開発の方向転換を迫られました。

設計の方から更にMOSトランジスタの駆動能力を上げるように要求がありました。
簡単にはゲートを縮小すると駆動能力は上がります。
当時、MOSトランジスタのゲート長はホットキャリア劣化から寿命を推定してセンター値±〇〇％という規格でした。
製造現場では、まったく同じようにしたリソグラフィプロセス、エッチングプロセス条件下でもウェハ間や同一ウェハでも測定箇所が変わると寸法は変わります。
同一チップ内でどのようなことが起こっているか確認するためリソのエンジニアに頼んで、開発した実製品の同じチップ内のゲート長を測定してもらいました。
同一チップ内の近傍の数百個のトランジスタのゲート長を測ったところ、正規分布に近いようなゲート長バラツキのデータが取れました。
これは、ホットキャリアを考慮して設計した最小ゲート長よりもっと短いものがIC内に存在する確率が0でないことになります。
この後、リングオシレータを作り、これでトランジスタの寿命を見積もろうとしましたがACバイアスを仮定した見積もった結果とは異なり特性変動が起こるはずの加速試験でも特性変動はありませんでした。
この結果から、ゲート長ばらつきが正規分布と仮定し、ゲート長のセンター値を、各寸法での電流と頻度を掛けを積分した値がチップの許容消費電力以下になるように設定しました。この手法は1994年からの高速メモリのデバイス設計に適用しました。

今回はここまで。

いよいよ昨日8月6日より東北三大祭りのひとつと数えられる仙台七夕祭りが始まりました。

昨日は生憎のお天気でしたが、七夕が飾られているアーケードはたくさんの見物客でにぎわっておりました。

飾りは各企業や個店等にて作成され、その豪華さを競い各賞が発表されます。

色々と工夫を凝らした飾りを見比べるのも楽しさの一つです。

毎年開催は8月６，７，８日となります。是非とも仙台七夕祭りお越しください。

1993年から高速のキャッシュSRAMのデバイスプロセスの開発を行っていました。

当時は高速化手法として、電流駆動能力を上げ、ノードの充放電速度を上げることがメインでした。

当時は0.5μmプロセスでしたが、設計者からの要求は0.5μmCMOSトランジスタの性能では達成できないスペック。
このため、歩留まり低下が起こらないように、全体のデザインは変えないでトランジスタだけ開発中の0.35μmプロセスのものに乗せ換え電流駆動能力を上げました。

次に、更なる高速化の要求。今度は一部にバイポーラトランジスタを入れました。

また、次のさらなる高速化の要求・・・・・

毎日暑い日が続いておりますね。仙台も本日最高気温は35℃の予想が出ております。

そこで、本日は仙台で有名なデザート、お茶の井ヶ田さんの抹茶ソフトクリームを紹介します。

お茶屋さんだけあって、抹茶の味が濃厚でとても美味しいです。店舗によっては抹茶の濃さが5種類から選ぶことができます。

仙台にお越しの際は是非ともご賞味下さい♪

最近は8インチ以下の試作が増え、12インチラインのキャパに余裕が出てきております。

もし、12インチでSiインターポーザTEG試作のご要望がございましたら、是非ともご連絡下さい。

表面配線、TSV、RDL、バンプを12インチウェハにて製作可能です！

宮城県庁前に七夕飾りが登場しておりました！仙台の夏といえばこちらですね。今年の七夕祭りは8月6日（水）、7日（木）、8日（金）です。

弊社の情報はもちろん、仙台、宮城県等の紹介もこちらで発信していきたいと思いますので、皆様チェックして下さいね(*^-^*)